資料提供招請に関する公表の訂正
次のとおり訂正します。
令和8年4月 16 日
契約担当役
国立大学法人筑波大学
財務担当副学長 氷見谷直紀
◎調達機関番号 415 ◎所在地番号 08
[○]第3号
1 掲載日 令和8年3月16日 (2026年3月16日)(号外政府調達第48号)
2 訂正内容 41ページ3段目、国立大学法人筑波大学に係る「資料提供招請に関する公表」第3号中、1⑹Ac中「GPUのピーク演算性能は4ビット浮動小数点演算で18PFLOPS以上、倍精度浮動小数点演算で」を「GPUのピーク演算性能は疎性を考慮しない4ビット浮動小数点演算で10PFLOPS以上、倍精度浮動小数点行列演算で」に、「倍精度浮動小数点演算についてはエミュレーション性能でもよい。」を「倍精度浮動小数点行列演算についてはエミュレーションでもよい。」に、1⑹Ad中「570TByte／sec以上」を「最大理論ピークバンド幅570TByte／sec以上」に、1(6)Ae中、「8GByte／sec以上」を「15GByte／sec以上」に、1⑹Ag中「並列計算サーバ全体の4ビット浮動小数点ピーク演算性能は2．8EFLOPS以上であること。」を「並列計算サーバ全体の疎性を考慮しない4ビット浮動小数点ピーク演算性能は2．8EFLOPS以上、倍精度浮動小数点行列演算性能は28PFLOPS以上であること。」に、1⑹Bc中「2000億以上」を「200億以上」に、1⑹Cc中「100Gbit」を「400Gbit」に、6⑷Ac中「Theoretical peak performance of GPU must be equal to or greater than 18 PFLOPS for four-bit floating point arithmetic and 150 TFLOPS for double-precision floating point arithmetic. The performance of emulation for double-precision floating-point arithmetic is acceptable.」を「Theoretical peak performance of GPU must be equal to or greater than 10 PFLOPS for four-bit floating point arithmetic without sparsity and 150 TFLOPS for double-precision floating point matrix arithmetic. The performance of emulation for double-precision floating-point matrix arithmetic is acceptable.」に、6⑷Ad中「CPU and GPU can cache-coherently access at least 30 TByte of memory operating at a rate of at least 570 TByte／sec.」を「CPU and GPU must be able to access a cache-coherent memory with a capacity of at least 30 TByte and a maximum theoretical peak bandwidth of at least 570 TByte／sec.」に、6(4)Ae中「with a theoretical peak bandwidth of 8GB／sec or higher.」を「with a theoretical peak bandwidth of 15 GB／sec or higher.」に、6⑷Ag中「The total peak performance of four-bit floating point must be 5 EFLOPS or higher.」を「The total peak performance of four-bit floating point without sparsity must be 2．8 EFLOPS or higher, and double-precision floating-point matrix performance must be 28 PFLOPS or higher.」に、6⑷Bc中「200 billion」を「20 billion」に、6⑷Cc中「100Gbit」を「400Gbit」に、6⑷Cd中「Sieiur」を「Sirius」にそれぞれ訂正します。